module pcie_top(
    input  wire [7:0]               pci_exp_rxp,
    input  wire [7:0]               pci_exp_rxn,
    output wire [7:0]               pci_exp_txp,
    output wire [7:0]               pci_exp_txn,

    input  wire                     pcie_mgt_refclk_p,
    input  wire                     pcie_mgt_refclk_n,

    input  wire                     pcie_reset_n,

    output wire                     user_lnk_up,
    output wire                     phy_rdy_out,

    taxi_dma_ram_if.wr_slv          dma_ram_eth_wr_if,
    taxi_dma_ram_if.rd_slv          dma_ram_eth_rd_if,

    taxi_axil_if.rd_mst             m_axil_rd,
    taxi_axil_if.wr_mst             m_axil_wr,

    taxi_apb_if.slv                 s_apb

);

logic clk_pcie_gt;
logic clk_pcie;
logic rst_pcie;

logic clk_250;
logic rst_250;

logic user_lnk_up;
logic phy_rdy_out;

taxi_axis_if #(.DATA_W(256), .USER_EN(1), .USER_W(33), .KEEP_W(8)) s_axis_cc();
taxi_axis_if #(.DATA_W(256), .USER_EN(1), .USER_W(88), .KEEP_W(8)) m_axis_cq();

taxi_axis_if #(.DATA_W(256), .USER_EN(1), .USER_W(62), .KEEP_W(8)) s_axis_rq();
taxi_axis_if #(.DATA_W(256), .USER_EN(1), .USER_W(75), .KEEP_W(8)) m_axis_rc();

taxi_dma_ram_if #(.SEGS(4)) dma_ram_pcie_rd_if();
taxi_dma_ram_if #(.SEGS(4)) dma_ram_pcie_wr_if();

taxi_apb_if #(.ADDR_W(pcie_dma_regs_pkg::PCIE_DMA_REGS_MIN_ADDR_WIDTH)) pcie_dma_apb();


`ifndef SIM
IBUFDS_GTE4 m_ibufds (
    .CEB('0),
    .I(pcie_mgt_refclk_p),
    .IB(pcie_mgt_refclk_n),
    .O(clk_pcie_gt),
    .ODIV2(clk_pcie)
);
`endif

pcie_top_regs u_pcie_top_regs (
    .s_apb              (s_apb),
    .m_apb_pcie_dma_regs(pcie_dma_apb)
)

taxi_pcie_us_axil_master u_taxi_pcie_us_axil_master (
    .clk                (clk_250),
    .rst                (rst_250),

    .s_axis_cq          (m_axis_cq),
    .m_axis_cc          (s_axis_cc),

    .m_axil_wr          (m_axil_wr),
    .m_axil_rd          (m_axil_rd),

    .completer_id       ('0),
    .completer_id_en    ('0),

    .stat_err_cor       (),
    .stat_err_uncor     ()
);

taxi_dma_psdpram #(
    .SIZE(16384)
) u_taxi_dma_tx_psdpram (
    .clk                            (clk_250),
    .rst                            (rst_250),

    .dma_ram_wr                     (dma_ram_pcie_wr_if),
    .dma_ram_rd                     (dma_ram_eth_rd_if)
);

taxi_dma_psdpram #(
    .SIZE(16384)
) u_taxi_dma_rx_psdpram(
    .clk                            (clk_250),
    .rst                            (rst_250),

    .dma_ram_wr                     (dma_ram_eth_wr_if),
    .dma_ram_rd                     (dma_ram_pcie_rd_if)
);

pcie_dma_wrapper u_pcie_dma_wrapper (
    .clk                (clk_250),
    .rst                (rst_250),

    .m_axis_rq          (s_axis_rq),
    .s_axis_rc          (m_axis_rc),

    .wr_dma_mst         (dma_ram_pcie_wr_if),
    .rd_dma_mst         (dma_ram_pcie_rd_if),

    .s_apb              (pcie_dma_apb)
);

`ifndef SIM
pcie4_uscale_plus_0 u_pcie4_uscale_plus_0 (
    .pci_exp_txn(pci_exp_txn),
    .pci_exp_txp(pci_exp_txp),
    .pci_exp_rxn(pci_exp_rxn),
    .pci_exp_rxp(pci_exp_rxp),

    .user_clk(clk_250),
    .user_reset(rst_250),
    .user_lnk_up(user_lnk_up),

    .s_axis_rq_tdata(s_axis_rq.tdata),
    .s_axis_rq_tkeep(s_axis_rq.tkeep),
    .s_axis_rq_tlast(s_axis_rq.tlast),
    .s_axis_rq_tready(s_axis_rq.tready),
    .s_axis_rq_tuser(s_axis_rq.tuser),
    .s_axis_rq_tvalid(s_axis_rq.tvalid),

    .m_axis_rc_tdata(m_axis_rc.tdata),
    .m_axis_rc_tkeep(m_axis_rc.tkeep),
    .m_axis_rc_tlast(m_axis_rc.tlast),
    .m_axis_rc_tready(m_axis_rc.tready),
    .m_axis_rc_tuser(m_axis_rc.tuser),
    .m_axis_rc_tvalid(m_axis_rc.tvalid),

    .m_axis_cq_tdata(m_axis_cq.tdata),
    .m_axis_cq_tkeep(m_axis_cq.tkeep),
    .m_axis_cq_tlast(m_axis_cq.tlast),
    .m_axis_cq_tready(m_axis_cq.tready),
    .m_axis_cq_tuser(m_axis_cq.tuser),
    .m_axis_cq_tvalid(m_axis_cq.tvalid),

    .s_axis_cc_tdata(s_axis_cc.tdata),
    .s_axis_cc_tkeep(s_axis_cc.tkeep),
    .s_axis_cc_tlast(s_axis_cc.tlast),
    .s_axis_cc_tready(s_axis_cc.tready),
    .s_axis_cc_tuser(s_axis_cc.tuser),
    .s_axis_cc_tvalid(s_axis_cc.tvalid),

    .cfg_interrupt_int('0),
    .cfg_interrupt_pending(),
    .cfg_interrupt_sent('0),
    .cfg_interrupt_msi_enable(),
    .cfg_interrupt_msi_mmenable(),
    .cfg_interrupt_msi_mask_update(),
    .cfg_interrupt_msi_data(),
    .cfg_interrupt_msi_select('0),
    .cfg_interrupt_msi_int('0),
    .cfg_interrupt_msi_pending_status('0),
    .cfg_interrupt_msi_pending_status_data_enable('0),
    .cfg_interrupt_msi_pending_status_function_num('0),
    .cfg_interrupt_msi_sent(),
    .cfg_interrupt_msi_fail(),
    .cfg_interrupt_msi_attr('0),
    .cfg_interrupt_msi_tph_present('0),
    .cfg_interrupt_msi_tph_type('0),
    .cfg_interrupt_msi_tph_st_tag('0),
    .cfg_interrupt_msi_function_number('0),

    .sys_clk(clk_pcie),
    .sys_clk_gt(clk_pcie_gt),
    .sys_reset(pcie_reset_n),
    .phy_rdy_out(phy_rdy_out)
);
`endif

endmodule