Files
verilog6502/sim/sources.list

16 lines
503 B
Plaintext

verilator.vlt
verilog6502_wrapper_tb.sv
../src/sources.list
sub/taxi/src/apb/rtl/taxi_apb_if.sv
sub/taxi/src/axi/rtl/taxi_axi_if.sv
sub/taxi/src/axi/rtl/taxi_axil_if.sv
sub/taxi/src/axi/rtl/taxi_axi_ram_if_rd.sv
sub/taxi/src/axi/rtl/taxi_axi_ram_if_wr.sv
sub/taxi/src/axi/rtl/taxi_axi_ram_if_rdwr.sv
sub/taxi/src/apb/rtl/taxi_apb_interconnect.sv
sub/taxi/src/apb/rtl/taxi_apb_tie.sv
sub/taxi/src/prim/rtl/taxi_arbiter.sv
sub/taxi/src/prim/rtl/taxi_penc.sv
sub/taxi/src/apb/rtl/taxi_apb_axil_adapter.sv