From 0c72d016280a600d08ecc0ab40b37a03d9babe8c Mon Sep 17 00:00:00 2001 From: Zexin Fu Date: Mon, 27 Nov 2023 00:14:01 +0100 Subject: [PATCH] make flist more configurable --- env/sourceme | 5 +- flow/syn/tcl_scripts/synth.tcl | 2 +- tb/flist_mesh.f | 96 +++++++++++++++++----------------- tb/flist_mesh.syn.f | 78 +++++++++++++-------------- tb/flist_mesh_3x3.f | 50 +++++++++--------- tb/flist_single_router.f | 94 ++++++++++++++++----------------- tb/flist_single_router.syn.f | 78 +++++++++++++-------------- 7 files changed, 203 insertions(+), 200 deletions(-) diff --git a/env/sourceme b/env/sourceme index 1b91c25..adb5a5c 100755 --- a/env/sourceme +++ b/env/sourceme @@ -4,4 +4,7 @@ CURDIR=$(cd $(dirname ${BASH_SOURCE[0]}); pwd ) PROJ_ROOT=$CURDIR/.. -export PROJ_ROOT \ No newline at end of file +NOC_ROOT=. + +export PROJ_ROOT +export NOC_ROOT \ No newline at end of file diff --git a/flow/syn/tcl_scripts/synth.tcl b/flow/syn/tcl_scripts/synth.tcl index ea0c8de..37d1f9d 100644 --- a/flow/syn/tcl_scripts/synth.tcl +++ b/flow/syn/tcl_scripts/synth.tcl @@ -81,7 +81,7 @@ define_design_lib WORK -path ./$env(TIMESTAMP)_$env(SYN_PDK)_$env(SYN_TOP)_run/W #can be omitted# source tcl_scripts/file_to_list.tcl -analyze -format sverilog [concat [expand_file_list "$env(PROJ_ROOT)/rtl/rvh_noc/tb/${FLIST_NAME}"]] +analyze -format sverilog [concat [expand_file_list "$env(PROJ_ROOT)/tb/${FLIST_NAME}"]] #analyze HDL source code and save intermediate results named .syn in ./$env(TIMESTAMP)_$env(SYN_PDK)_$env(SYN_TOP)_run/work dir, which can be used by elaborate directly even without anlyzing; TODO: what does es1y_define.sv mean?# elaborate ${TOP_NAME} # write_file -hierarchy -format verilog -output output/rvh1.synth.elaborate.v diff --git a/tb/flist_mesh.f b/tb/flist_mesh.f index 7088da4..9412412 100644 --- a/tb/flist_mesh.f +++ b/tb/flist_mesh.f @@ -1,59 +1,59 @@ -+incdir+$PROJ_ROOT/rtl/include -+incdir+$PROJ_ROOT/tb -// $PROJ_ROOT/$L1D_ROOT/include/rvh_uncore_param_pkg.sv -$PROJ_ROOT/rtl/include/rvh_noc_pkg.sv -$PROJ_ROOT/tb/v_noc_pkg.sv ++incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include ++incdir+$PROJ_ROOT/$NOC_ROOT/tb +// $PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/include/rvh_uncore_param_pkg.sv +$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_noc_pkg.sv -$PROJ_ROOT/rtl/model/cells/std_dffe.sv -$PROJ_ROOT/rtl/model/cells/std_dffr.sv -$PROJ_ROOT/rtl/model/cells/std_dffre.sv -$PROJ_ROOT/rtl/model/cells/std_dffrve.sv +$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffe.sv +$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffr.sv +$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffre.sv +$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffrve.sv -$PROJ_ROOT/rtl/util/usage_manager.sv -$PROJ_ROOT/rtl/util/mp_fifo.sv -$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv -$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv -$PROJ_ROOT/rtl/util/one_counter.sv -$PROJ_ROOT/rtl/util/priority_encoder.sv -$PROJ_ROOT/rtl/util/onehot_mux.sv -$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv -$PROJ_ROOT/rtl/util/left_circular_rotate.sv -$PROJ_ROOT/rtl/util/oh2idx.sv -$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv -$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv -$PROJ_ROOT/rtl/util/freelist.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv -$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v -$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v // TODO: need to change to compiled dpsram -$PROJ_ROOT/rtl/model/simple_dual_one_clock.v +$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v -$PROJ_ROOT/rtl/input_port.sv -$PROJ_ROOT/rtl/look_adead_routing.sv -$PROJ_ROOT/rtl/output_port_vc_selection.sv -$PROJ_ROOT/rtl/input_port_vc.sv -$PROJ_ROOT/rtl/output_port_vc_assignment.sv -$PROJ_ROOT/rtl/priority_req_select.sv -$PROJ_ROOT/rtl/sa_global.sv -$PROJ_ROOT/rtl/switch.sv -$PROJ_ROOT/rtl/input_port_flit_decoder.sv -$PROJ_ROOT/rtl/input_to_output.sv -$PROJ_ROOT/rtl/output_port_vc_credit_counter.sv -$PROJ_ROOT/rtl/sa_local.sv -$PROJ_ROOT/rtl/performance_monitor.sv -$PROJ_ROOT/rtl/vnet_router.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv +$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv +$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv +$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv +$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv +$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv -$PROJ_ROOT/rtl/ruby/ut_lib.sv +$PROJ_ROOT/$NOC_ROOT/rtl/ruby/ut_lib.sv -$PROJ_ROOT/rtl/local_port_look_adead_routing.sv -$PROJ_ROOT/rtl/local_port_couple_module.sv +$PROJ_ROOT/$NOC_ROOT/rtl/local_port_look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/local_port_couple_module.sv -$PROJ_ROOT/tb/v_receiver.sv -$PROJ_ROOT/tb/v_scoreboard.sv -$PROJ_ROOT/tb/v_sender.sv -$PROJ_ROOT/tb/v_test_generator.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_receiver.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_scoreboard.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_sender.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_test_generator.sv -$PROJ_ROOT/tb/tb_mesh.sv -// $PROJ_ROOT/tb/testbench.sv +$PROJ_ROOT/$NOC_ROOT/tb/tb_mesh.sv +// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv diff --git a/tb/flist_mesh.syn.f b/tb/flist_mesh.syn.f index 13307fb..5b2d248 100644 --- a/tb/flist_mesh.syn.f +++ b/tb/flist_mesh.syn.f @@ -1,47 +1,47 @@ -+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include -+incdir+$PROJ_ROOT/rtl/rvh_noc/tb ++incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include ++incdir+$PROJ_ROOT/$NOC_ROOT/tb -$PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv +$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffe.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffr.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffre.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffe.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffr.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffre.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv -$PROJ_ROOT/rtl/util/usage_manager.sv -$PROJ_ROOT/rtl/util/mp_fifo.sv -$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv -$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv -$PROJ_ROOT/rtl/util/one_counter.sv -$PROJ_ROOT/rtl/util/priority_encoder.sv -$PROJ_ROOT/rtl/util/onehot_mux.sv -$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv -$PROJ_ROOT/rtl/util/left_circular_rotate.sv -$PROJ_ROOT/rtl/util/oh2idx.sv -$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv -$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv -$PROJ_ROOT/rtl/util/freelist.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv -$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v -$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v // TODO: need to change to compiled dpsram -$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v +$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv +$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv +$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv +$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv +$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv +$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv -$PROJ_ROOT/rtl/rvh_noc/tb/top_mesh_syn.sv -// $PROJ_ROOT/rtl/rvh_noc/tb/testbench.sv +$PROJ_ROOT/$NOC_ROOT/tb/top_mesh_syn.sv +// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv diff --git a/tb/flist_mesh_3x3.f b/tb/flist_mesh_3x3.f index ae9906d..e5c381a 100644 --- a/tb/flist_mesh_3x3.f +++ b/tb/flist_mesh_3x3.f @@ -1,33 +1,33 @@ -+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include -+incdir+$PROJ_ROOT/rtl/rvh_noc/tb ++incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include ++incdir+$PROJ_ROOT/$NOC_ROOT/tb -// $PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv -// $PROJ_ROOT/rtl/rvh_noc/tb/v_noc_pkg.sv +// $PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv +// $PROJ_ROOT/$NOC_ROOT/tb/v_noc_pkg.sv // TODO: need to change to compiled dpsram -$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v +$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv +$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv +$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv +$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv +$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv +$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_look_adead_routing.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_couple_module.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/hn_router_sam.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/rn_router_sam.sv -$PROJ_ROOT/tb/ruby_testbench/rn_tile.sv -$PROJ_ROOT/tb/ruby_testbench/hn_tile.sv \ No newline at end of file +$PROJ_ROOT/$NOC_ROOT/rtl/local_port_look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/local_port_couple_module.sv +$PROJ_ROOT/$NOC_ROOT/rtl/hn_router_sam.sv +$PROJ_ROOT/$NOC_ROOT/rtl/rn_router_sam.sv +$PROJ_ROOT/$NOC_ROOT/tb/ruby_testbench/rn_tile.sv +$PROJ_ROOT/$NOC_ROOT/tb/ruby_testbench/hn_tile.sv \ No newline at end of file diff --git a/tb/flist_single_router.f b/tb/flist_single_router.f index 48eeb6a..8ed0c80 100644 --- a/tb/flist_single_router.f +++ b/tb/flist_single_router.f @@ -1,59 +1,59 @@ -+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include -+incdir+$PROJ_ROOT/rtl/rvh_noc/tb ++incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include ++incdir+$PROJ_ROOT/$NOC_ROOT/tb -$PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv +$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffe.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffr.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffre.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffe.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffr.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffre.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv -$PROJ_ROOT/rtl/util/usage_manager.sv -$PROJ_ROOT/rtl/util/mp_fifo.sv -$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv -$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv -$PROJ_ROOT/rtl/util/one_counter.sv -$PROJ_ROOT/rtl/util/priority_encoder.sv -$PROJ_ROOT/rtl/util/onehot_mux.sv -$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv -$PROJ_ROOT/rtl/util/left_circular_rotate.sv -$PROJ_ROOT/rtl/util/oh2idx.sv -$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv -$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv -$PROJ_ROOT/rtl/util/freelist.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv -$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v -$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v // TODO: need to change to compiled dpsram -$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v +$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv +$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv +$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv +$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv +$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv +$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv -$PROJ_ROOT/rtl/rvh_noc/tb/v_noc_pkg.sv -$PROJ_ROOT/rtl/rvh_l1d/ruby/ut_lib.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_noc_pkg.sv +$PROJ_ROOT/$NOC_ROOT/rtl/rvh_l1d/ruby/ut_lib.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_look_adead_routing.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_couple_module.sv +$PROJ_ROOT/$NOC_ROOT/rtl/local_port_look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/local_port_couple_module.sv -$PROJ_ROOT/rtl/rvh_noc/tb/v_receiver.sv -$PROJ_ROOT/rtl/rvh_noc/tb/v_scoreboard.sv -$PROJ_ROOT/rtl/rvh_noc/tb/v_sender.sv -$PROJ_ROOT/rtl/rvh_noc/tb/v_test_generator.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_receiver.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_scoreboard.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_sender.sv +$PROJ_ROOT/$NOC_ROOT/tb/v_test_generator.sv -$PROJ_ROOT/rtl/rvh_noc/tb/tb_single_router.sv -// $PROJ_ROOT/rtl/rvh_noc/tb/testbench.sv +$PROJ_ROOT/$NOC_ROOT/tb/tb_single_router.sv +// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv diff --git a/tb/flist_single_router.syn.f b/tb/flist_single_router.syn.f index 3c96db1..ae522d3 100644 --- a/tb/flist_single_router.syn.f +++ b/tb/flist_single_router.syn.f @@ -1,47 +1,47 @@ -+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include -+incdir+$PROJ_ROOT/rtl/rvh_noc/tb ++incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include ++incdir+$PROJ_ROOT/$NOC_ROOT/tb -$PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv +$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffe.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffr.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffre.sv -$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffe.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffr.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffre.sv +$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv -$PROJ_ROOT/rtl/util/usage_manager.sv -$PROJ_ROOT/rtl/util/mp_fifo.sv -$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv -$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv -$PROJ_ROOT/rtl/util/one_counter.sv -$PROJ_ROOT/rtl/util/priority_encoder.sv -$PROJ_ROOT/rtl/util/onehot_mux.sv -$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv -$PROJ_ROOT/rtl/util/left_circular_rotate.sv -$PROJ_ROOT/rtl/util/oh2idx.sv -$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv -$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv -$PROJ_ROOT/rtl/util/freelist.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv +$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv -$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v -$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v +$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v // TODO: need to change to compiled dpsram -$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v +$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv -$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv +$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv +$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv +$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv +$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv +$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv +$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv +$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv +$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv -$PROJ_ROOT/rtl/rvh_noc/tb/top_single_router_syn.sv -// $PROJ_ROOT/rtl/rvh_noc/tb/testbench.sv +$PROJ_ROOT/$NOC_ROOT/tb/top_single_router_syn.sv +// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv