Factor out verilog-6502 submodule

sim/sources.list

@@ -1,18 +1,7 @@
 verilator.vlt
 verilog6502_wrapper_tb.sv
 
-../src/regs/verilog6502_io_regs_pkg.sv
-../src/regs/verilog6502_io_regs.sv
-
-../src/verilog6502_addr_decoder.sv
-../src/verilog6502_internal_memory.sv
-../src/verilog6502_apb_adapter.sv
-../src/verilog6502_external_memory.sv
-../src/verilog6502_wrapper.sv
-
-
-sub/verilog-6502/ALU.v
-sub/verilog-6502/cpu_65c02.v
+../src/sources.list
 
 sub/taxi/src/apb/rtl/taxi_apb_if.sv
 sub/taxi/src/axi/rtl/taxi_axi_if.sv