make flist more configurable

This commit is contained in:
Zexin Fu
2023-11-27 00:14:01 +01:00
parent 4b0a2a36ea
commit 0c72d01628
7 changed files with 203 additions and 200 deletions

5
env/sourceme vendored
View File

@@ -4,4 +4,7 @@ CURDIR=$(cd $(dirname ${BASH_SOURCE[0]}); pwd )
PROJ_ROOT=$CURDIR/..
export PROJ_ROOT
NOC_ROOT=.
export PROJ_ROOT
export NOC_ROOT

View File

@@ -81,7 +81,7 @@ define_design_lib WORK -path ./$env(TIMESTAMP)_$env(SYN_PDK)_$env(SYN_TOP)_run/W
#can be omitted#
source tcl_scripts/file_to_list.tcl
analyze -format sverilog [concat [expand_file_list "$env(PROJ_ROOT)/rtl/rvh_noc/tb/${FLIST_NAME}"]]
analyze -format sverilog [concat [expand_file_list "$env(PROJ_ROOT)/tb/${FLIST_NAME}"]]
#analyze HDL source code and save intermediate results named .syn in ./$env(TIMESTAMP)_$env(SYN_PDK)_$env(SYN_TOP)_run/work dir, which can be used by elaborate directly even without anlyzing; TODO: what does es1y_define.sv mean?#
elaborate ${TOP_NAME}
# write_file -hierarchy -format verilog -output output/rvh1.synth.elaborate.v

View File

@@ -1,59 +1,59 @@
+incdir+$PROJ_ROOT/rtl/include
+incdir+$PROJ_ROOT/tb
// $PROJ_ROOT/$L1D_ROOT/include/rvh_uncore_param_pkg.sv
$PROJ_ROOT/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/tb/v_noc_pkg.sv
+incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include
+incdir+$PROJ_ROOT/$NOC_ROOT/tb
// $PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/include/rvh_uncore_param_pkg.sv
$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_noc_pkg.sv
$PROJ_ROOT/rtl/model/cells/std_dffe.sv
$PROJ_ROOT/rtl/model/cells/std_dffr.sv
$PROJ_ROOT/rtl/model/cells/std_dffre.sv
$PROJ_ROOT/rtl/model/cells/std_dffrve.sv
$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffe.sv
$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffr.sv
$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffre.sv
$PROJ_ROOT/$NOC_ROOT/rtl/model/cells/std_dffrve.sv
$PROJ_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
// TODO: need to change to compiled dpsram
$PROJ_ROOT/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/rtl/input_port.sv
$PROJ_ROOT/rtl/look_adead_routing.sv
$PROJ_ROOT/rtl/output_port_vc_selection.sv
$PROJ_ROOT/rtl/input_port_vc.sv
$PROJ_ROOT/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/rtl/priority_req_select.sv
$PROJ_ROOT/rtl/sa_global.sv
$PROJ_ROOT/rtl/switch.sv
$PROJ_ROOT/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/rtl/input_to_output.sv
$PROJ_ROOT/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/rtl/sa_local.sv
$PROJ_ROOT/rtl/performance_monitor.sv
$PROJ_ROOT/rtl/vnet_router.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv
$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv
$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv
$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv
$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv
$PROJ_ROOT/rtl/ruby/ut_lib.sv
$PROJ_ROOT/$NOC_ROOT/rtl/ruby/ut_lib.sv
$PROJ_ROOT/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/rtl/local_port_couple_module.sv
$PROJ_ROOT/$NOC_ROOT/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/local_port_couple_module.sv
$PROJ_ROOT/tb/v_receiver.sv
$PROJ_ROOT/tb/v_scoreboard.sv
$PROJ_ROOT/tb/v_sender.sv
$PROJ_ROOT/tb/v_test_generator.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_receiver.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_scoreboard.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_sender.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_test_generator.sv
$PROJ_ROOT/tb/tb_mesh.sv
// $PROJ_ROOT/tb/testbench.sv
$PROJ_ROOT/$NOC_ROOT/tb/tb_mesh.sv
// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv

View File

@@ -1,47 +1,47 @@
+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include
+incdir+$PROJ_ROOT/rtl/rvh_noc/tb
+incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include
+incdir+$PROJ_ROOT/$NOC_ROOT/tb
$PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffe.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffr.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffre.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffe.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffr.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffre.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv
$PROJ_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
// TODO: need to change to compiled dpsram
$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv
$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv
$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv
$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv
$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv
$PROJ_ROOT/rtl/rvh_noc/tb/top_mesh_syn.sv
// $PROJ_ROOT/rtl/rvh_noc/tb/testbench.sv
$PROJ_ROOT/$NOC_ROOT/tb/top_mesh_syn.sv
// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv

View File

@@ -1,33 +1,33 @@
+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include
+incdir+$PROJ_ROOT/rtl/rvh_noc/tb
+incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include
+incdir+$PROJ_ROOT/$NOC_ROOT/tb
// $PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv
// $PROJ_ROOT/rtl/rvh_noc/tb/v_noc_pkg.sv
// $PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv
// $PROJ_ROOT/$NOC_ROOT/tb/v_noc_pkg.sv
// TODO: need to change to compiled dpsram
$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv
$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv
$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv
$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv
$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_couple_module.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/hn_router_sam.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/rn_router_sam.sv
$PROJ_ROOT/tb/ruby_testbench/rn_tile.sv
$PROJ_ROOT/tb/ruby_testbench/hn_tile.sv
$PROJ_ROOT/$NOC_ROOT/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/local_port_couple_module.sv
$PROJ_ROOT/$NOC_ROOT/rtl/hn_router_sam.sv
$PROJ_ROOT/$NOC_ROOT/rtl/rn_router_sam.sv
$PROJ_ROOT/$NOC_ROOT/tb/ruby_testbench/rn_tile.sv
$PROJ_ROOT/$NOC_ROOT/tb/ruby_testbench/hn_tile.sv

View File

@@ -1,59 +1,59 @@
+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include
+incdir+$PROJ_ROOT/rtl/rvh_noc/tb
+incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include
+incdir+$PROJ_ROOT/$NOC_ROOT/tb
$PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffe.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffr.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffre.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffe.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffr.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffre.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv
$PROJ_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
// TODO: need to change to compiled dpsram
$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv
$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv
$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv
$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv
$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv
$PROJ_ROOT/rtl/rvh_noc/tb/v_noc_pkg.sv
$PROJ_ROOT/rtl/rvh_l1d/ruby/ut_lib.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_noc_pkg.sv
$PROJ_ROOT/$NOC_ROOT/rtl/rvh_l1d/ruby/ut_lib.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_couple_module.sv
$PROJ_ROOT/$NOC_ROOT/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/local_port_couple_module.sv
$PROJ_ROOT/rtl/rvh_noc/tb/v_receiver.sv
$PROJ_ROOT/rtl/rvh_noc/tb/v_scoreboard.sv
$PROJ_ROOT/rtl/rvh_noc/tb/v_sender.sv
$PROJ_ROOT/rtl/rvh_noc/tb/v_test_generator.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_receiver.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_scoreboard.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_sender.sv
$PROJ_ROOT/$NOC_ROOT/tb/v_test_generator.sv
$PROJ_ROOT/rtl/rvh_noc/tb/tb_single_router.sv
// $PROJ_ROOT/rtl/rvh_noc/tb/testbench.sv
$PROJ_ROOT/$NOC_ROOT/tb/tb_single_router.sv
// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv

View File

@@ -1,47 +1,47 @@
+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include
+incdir+$PROJ_ROOT/rtl/rvh_noc/tb
+incdir+$PROJ_ROOT/$NOC_ROOT/rtl/include
+incdir+$PROJ_ROOT/$NOC_ROOT/tb
$PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$NOC_ROOT/rtl/include/rvh_noc_pkg.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffe.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffr.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffre.sv
$PROJ_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffe.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffr.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffre.sv
$PROJ_ROOT/$NOC_ROOT/$L1D_ROOT/models/cells/std_dffrve.sv
$PROJ_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/usage_manager.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/mp_fifo_ptr_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/sp_fifo_dat_vld_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/onehot_mux.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_priority_encoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/left_circular_rotate.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/oh2idx.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/one_hot_rr_arb.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/select_two_from_n_valid.sv
$PROJ_ROOT/$NOC_ROOT/rtl/util/freelist.sv
$PROJ_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Basic/hw/MuxOH.v
$PROJ_ROOT/$NOC_ROOT/rtl/util/commoncell/src/Queue/hw/AgeMatrixSelector.v
// TODO: need to change to compiled dpsram
$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/$NOC_ROOT/rtl/model/simple_dual_one_clock.v
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port.sv
$PROJ_ROOT/$NOC_ROOT/rtl/look_adead_routing.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_selection.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_vc.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/$NOC_ROOT/rtl/priority_req_select.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_global.sv
$PROJ_ROOT/$NOC_ROOT/rtl/switch.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/$NOC_ROOT/rtl/input_to_output.sv
$PROJ_ROOT/$NOC_ROOT/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/$NOC_ROOT/rtl/sa_local.sv
$PROJ_ROOT/$NOC_ROOT/rtl/performance_monitor.sv
$PROJ_ROOT/$NOC_ROOT/rtl/vnet_router.sv
$PROJ_ROOT/rtl/rvh_noc/tb/top_single_router_syn.sv
// $PROJ_ROOT/rtl/rvh_noc/tb/testbench.sv
$PROJ_ROOT/$NOC_ROOT/tb/top_single_router_syn.sv
// $PROJ_ROOT/$NOC_ROOT/tb/testbench.sv